智能社会的“建筑师”：集成电路光刻技术
当前，我国集成电路研发和制造能力正处于一个快速发展的历史性关键时期。光刻技术作为芯片制造的核心技术，其良好的性能是集成电路研发和制造能力快速前进的重要保障。光刻作为一门多学科交叉的高端技术，融合了光学、化学、微电子学、电路设计、精密仪器等学科知识，对从业者的知识背景有着非常高的要求。目前，国内在先进光刻领域的著作比较少，尤其是融合主流光刻工艺和计算光刻等内容的科学专著鲜有问世。另一方面，当前我国集成电路技术处于重要的战略机遇期，集成电路研发和制造的蓬勃发展需要越来越多的集成电路研发和制造方面的专门人才。在此重要战略时期，科学出版社出版了中文专著《超大规模集成电路先进光刻理论与应用》。本书侧重于32nm及以下节点的先进光刻技术，内容直接取材于国际先进集成电路研发和制造的成功案例以及作者在先进光刻研发过程中长期积累的实际经验，从理论与实验的角度分析光刻各要素之间的关系，并通过大量经过生产实际验证的真实工艺实例，给实际光刻工艺提供有价值的指导。本书的出版希望能普及和提高国内集成电路从业人员对光刻技术的认知，从方法论角度全局性地把握光刻技术的研发和制造流程，为我国集成电路行业的高速发展添砖加瓦。
本书覆盖先进光刻技术的各个核心要素，大体上分为四类：设备、材料、仿真（计算光刻）和工艺。设备部分将在第2章和第3章加以介绍，材料部分参见第4章和第5章，计算光刻的定义和重要性将在第7章进行分析。光刻工艺控制是整个先进光刻研发和制造中良率控制的关键因素之一，因此本书其余章节均围绕光刻工艺及良率控制进行有针对性的分析。以下是本书各章节的主要内容：
第1章对先进光刻技术涉及的各个方面进行了简要介绍，特别是根据作者多年的光刻研发经验，首次系统总结了先进光刻工艺研发的方法论，即：计算光刻已成为先进光刻技术研发的核心；计算光刻和光学邻近效应修正（OPC）的学习循环引导和驱动着先进光刻技术研发的进程（如图1所示）。
图1 (书中图1.19) 先进光刻工艺研发的计算光刻学习循环
第2-3章介绍设备部分，包括匀胶显影机和光刻机。匀胶显影机和光刻机是现代光刻的核心设备，它们协同合作完成晶圆的涂胶、曝光、烘烤和显影等工艺。这两章首先介绍了设备的内部结构、功能单元、工作原理和使用方法，然后按照业界通行规范，介绍了设备验收和监控的技术指标及方法。这两章内容对于指导国内匀胶显影机、国产光刻机的研发和制造具有非常重要的借鉴意义和参考价值。
第4-5章介绍材料部分，包括光刻工艺中使用的材料与掩模版。第4章详细介绍了现代集成电路光刻中365nm、248nm、193nm、193nm浸没式工艺等所用的光刻胶，以及评价光刻胶性能的重要参数、参数影响机制及相关理论；并且介绍了抗反射涂层、抗水涂层、显影液等分子结构、使用方法、功能及其性能指标。第5章详细介绍了掩模版及其管理，包括各种类型的掩模结构和工作原理、掩模对成像质量影响的光学理论、掩模发展技术路线图、用于套刻对准的掩模标识种类及摆放规则、掩模质量控制、掩模缺陷种类检测和修补方法、晶圆厂对掩模管理等。
第6章详细介绍现代光刻的对准和套刻控制，包括光刻机对准系统、套刻误差测量系统、模型计算和修正反馈系统等，并对可能的误差来源进行逐一讨论，系统性提出解决方案。先进光刻对套刻误差的要求已经在纳米量级，而控制套刻误差已经成为32nm及以下，特别是多重光刻、极紫外光刻所面临的最核心的困难和挑战之一。图2是用来做套刻误差测量的标识；图3是修正数据的反馈流程。
图2（书中图6.15）用来做套刻误差测量的各种标识
图3（书中图6.32）修正数据的反馈流程
第7章讨论和讲解了计算光刻。光刻仿真（计算光刻）是现代光刻工艺的核心，其有效缩短了光刻研发周期、提高了光刻成像质量和光刻制造良率。计算光刻包括光源-掩模协同优化技术（SMO）、光学邻近效应修正技术（OPC）、亚分辨率辅助图形技术（SRAF）、反演光刻技术（ILT）、设计与工艺协同优化技术（DTCO）等。本章在介绍每一个具体技术时，会尽量指出该技术的演化发展历史、适用范围、工作流程及具体理论基础，并使用实例进行分析。图4是光源-掩模协同优化（SMO）的流程，图5是SMO计算得到的光源强度分布。本章还讨论了掩模三维效应、光刻胶三维效应以及刻蚀效应的修正方法等。
图4（书中图7.13） 光源-掩模协同优化（SMO）的流程
图5（书中图3.26）SMO计算得到的光源强度分布
第8章是光刻工艺设定与检测的高度凝练章节，介绍如何对一个特定光刻层做工艺参数设置与优化，对工艺稳定性进行日常监测的方法，以及出现问题的技术解决方案等。本章还详细介绍了如何从实验中获取最佳光刻工艺窗口，以及光刻聚焦值、曝光能量与线条宽度的关系，掩模误差增强因子及其对成像的影响以及改进措施等。对于光刻工艺不符合要求的晶圆，可以进行返工操作，这也正是光刻工艺区别于其他工艺的优势所在，第9章专门讨论了晶圆返工与光刻材料清洗工艺，包括返工方法、返工对晶圆衬底的不良影响、如何通过分析返工率发现光刻工艺问题等。
当集成电路技术节点在22nm到7nm范围时，193nm浸没式光刻机已经很难对关键图层通过单次光刻形成目标图形。此时，双重光刻和多重光刻技术成为业界首选方案。第10章对此进行了专门阐述和讨论。双重曝光或多重曝光技术是把原来一层光刻的图形经过拆分之后放到两个或多个掩模上，采用多次光刻共同形成一层关键图层的工艺解决方案。本章对多次光刻-刻蚀方案、多重图形成像技术进行了详细分析，包括工艺流程、材料、应用实例、优缺点等。
当集成电路技术节点进入7nm和5nm技术节点时，某些关键图层将可能使用极紫外光刻（EUV）技术，本书在第11章对EUV技术进行了概述，包括极紫外光刻机构造、技术路线及技术挑战，极紫外光源及产能、掩模与光刻胶研发现状和面临的挑战，以及与之相适应的计算光刻技术发展等。
为了便于读者深入理解光刻技术，全书共收录了近600幅图，70多个表格，其中包括作者从业多年的光刻研发经验的高度概括和凝练总结，这些图表的使用能够有效帮助集成电路从业人员对先进光刻技术有更清晰的把握和更深入的理解，对制定相关工艺制程、工艺方案具有极大的参考价值。
本文摘编自韦亚一著《超大规模集成电路先进光刻理论与应用》一书。
作者简介
韦亚一博士是中国科学院微电子研究所研究员，博士生导师，国家“千人计划”入选者。1992年毕业于中国科学院电子学研究所，获硕士学位；1998年毕业于德国Stuttgart大学/马普固体研究所，获博士学位，师从诺贝尔物理奖获得者Klaus von Klitzing。先后在美国能源部橡树岭国家实验室、美国英飞凌和安智公司纽约研发中心、美国格罗方德公司纽约研发中心（任职光刻部门经理）等工作。长期从事半导体光刻领域设备、材料和制程研发，先后主持和参与了从180nm到10nm节点的技术研发，特别是主持研发28nm、22nm、20nm和14nm先进光刻工艺和计算光刻研发，取得了多项核心技术和丰硕成果，具有丰富的技术和管理经验。对半导体和纳米微制作、先进光刻、薄膜沉积、微测量理论和实践等有较深入的研究，有超过60篇的专业文献和多项美国专利。由于在193nm浸没式光刻技术上的开创性贡献，于2009年受SPIE邀请出版专著Advanced processes for 193nm immersion lithography，该书已被美国多所高校和研究机构作为研究生的教材和主要参考书。2013年7月回国工作后，韦亚一博士在中科院微电子所建立了计算光刻课题组，并作为项目首席科学家主持国家“02专项”“300mm晶圆匀胶显影设备和光刻工艺研发”（沈阳芯源微电子设备有限公司）。目前承担多项“02专项”课题，正指导国内芯片制造企业从事3D NAND 和14nm FinFET光刻工艺研发。
光刻技术是所有微纳器件制造的核心技术。特别是在集成电路制造中，正是由于光刻技术的不断提高才使得摩尔定律（器件集成度每两年左右翻一番）得以继续。本书覆盖现代光刻技术的主要方面，包括设备、材料、仿真（计算光刻）和工艺，内容直接取材于国际先进集成电路制造技术，为了保证先进性，特别侧重于32nm 节点以下的技术。书中引用了很多工艺实例，这些实例都是经过生产实际验证的，希望能对读者有所启发。本书可供高等院校的高年级本科生和研究生、集成电路设计和制造人员、微纳器件研发和制造工程师参考。
材料人与科学出版社推出联合荐书专题，持续向读者推荐经典材料专著，通过对书籍精选内容的剖析抛砖引玉，如果您有优质书籍推荐，请联系tougao@cailiaoren.com，您可以通过扫描下方二维码直接购买此书。
本文由微信公众号科学出版社（ID:sciencepress-cspm）授权转载，由材料人网大城小爱编辑整理，材料人专注于跟踪材料领域科技及行业进展，这里汇集了各大高校硕博生、一线科研人员以及行业从业者，如果您对于跟踪材料领域科技进展，解读高水平文章或是评述行业有兴趣，点我加入材料人编辑部。
文章评论(0)