研究背景
铁电晶体管（FeFET）通过铁电材料的极化翻转实现数据存储，是后摩尔时代极具发展潜力的半导体存储技术，已获得学术界与产业界的高度关注。其凭借铁电极化的双稳态特性与三端晶体管结构，能够构建非易失性存算一体架构，实现数据存储与高速运算的深度融合，被视为突破“存储墙”瓶颈、推动人工智能底层架构革新的关键使能技术。
然而，当前铁电晶体管面临严峻的技术挑战：受限于平板铁电材料矫顽电压的物理本征限制，传统铁电晶体管通常需要1.5V以上的工作电压才能完成极化翻转与数据擦写。虽然这一指标优于Flash存储器，但难以将操作电压降至0.7V以下，无法与先进逻辑电路的工作电压兼容。因此，开发亚0.7V超低电压存储技术，已成为突破存储墙限制、提升AI芯片算力密度的核心攻关方向。
研究成果
近日，北京大学电子学院邱晨光研究员-彭练矛院士团队在国际顶级期刊《Science Advances》发表了题为“Nano-gate ferroelectric transistors with ultralow operation voltage of 0.6 V”的研究论文。
研究团队首次提出“纳米栅铁电晶体管结构”和“纳米栅极电场增强机理”，通过创新性引入纳米栅极电场汇聚增强效应，利用纳米栅的尖端电场汇聚效应，在铁电层中构建了高度局域化的强电场汇聚区，有效地放大了局部电场强度。大幅降低铁电极化翻转电压，超越了常规平板铁电体的矫顽电压极限。成功将铁电晶体管工作电压降低至0.6 V，开关能耗降低至0.45 fJ/μm，领先国际已有报道一个数量级，器件物理栅长微缩至1纳米，为国际上迄今尺寸最小、功耗最低的铁电晶体管。
该研究在国际上首次揭示了铁电晶体管具有反常的尺寸微缩优势：当物理栅长微缩至1纳米极限尺度时，沟道电场发生显著汇聚与增强效应，这一独特的纳米尺度物理机制有效改善了铁电存储特性。该发现充分表明，铁电存储器在构建未来亚纳米节点集成电路方面具有显著的器件物理优势和应用潜力。
图文简介
图1 纳米栅与常规栅MoS2铁电晶体管的理论模拟
通过理论仿真，研究了纳米栅铁电场效应晶体管的物理机制与电学特性，构建了具有相同层叠结构、常规栅长对比器件，证明了纳米栅结构的在提高电场强度和降低工作电压方面的显著优势。
图2 纳米栅MoS2铁电晶体管的器件结构、电学表征以及机理分析
器件制备和电学特性测试，表明器件可在0.6V超低电压下稳定工作。纳米栅器件的电场增强效应源于两个因素协同作用：一是纳米栅显著提升电容耦合效率，提高了铁电层分压效率；二是纳米栅尖端电场增强效应，铁电层局部电场强度得到进一步增强。
图3 具有超低工作电压、超过标称矫顽电压的纳米栅MoS2 FeFET
进一步研究发现，所制备的纳米栅FeFET实现了低于CIPS标称矫顽电压的超低工作电压，电压效率高达125%，位居全球已报道FeFET器件首位。
图4 纳米栅MoS2铁电晶体管的工作速度与性能对比
速度测试表明，纳米栅铁电晶体管可实现纳秒级存储速度，最快响应速度达1.6ns，兼顾超低功耗与高速存储特性。0.6V工作电压将铁电晶体管工作电压降至商业先进CMOS逻辑电压（0.7V）以下。0.45 fJ/μm的存储能耗，更是比国际已报道的最低能耗值低一个数量级。
论文连接：
Meng et al., Nanogate ferroelectric transistors with ultralow operation voltage of 0.6 V. Sci. Adv. 12, eaea5020 (2026).
